Digital sound therefor	source apparatus and external memory cartridge used						
Patent Number:	☐ <u>US5317714</u>						
Publication date:	1994-05-31						
Inventor(s):	TANAKA HIDEKI (JP); YAMATO SATOSHI (JP); NAKAGAWA KATSUYA (JP)						
Applicant(s):	NINTENDO CO LTD (JP)						
Requested Patent:	☐ JP3222197						
Application Number:	Application Number: US19910768613 19910902						
Priority Number(s):	JP19900016473 19900126; WO1991JP00085 19910125						
IPC Classification:	G06F13/00						
EC Classification:	<u>G11C7/16</u> , <u>G11C27/00</u>						
Equivalents:	AU647452, AU7140191, CA2049300, DE4190152T, 🔲 GB2249889, JP3047185B2,						
	KR181694, WO9111811						
Abstract							
PCT Pub. No. WO91 semiconductor mem and a program data the quantized data s When the start addressrom the quantized dread from the quantized dread	00085 Sec. 371 Date Sep. 2, 1991 Sec. 102(e) Date Sep. 2, 1991 PCT Filed Jan. 25, 1991 I/11811 PCT Pub. Date Aug. 8, 1991. A digital sound source apparatus includes a ory connected to a central processing unit. The memory has a quantized data storage area storage area. A quantized data train and a stop code are stored in a series of addresses in torage area, a start address is set in a certain address in the program data storage area. The quantized data are sequentially read lata storage area and are sequentially loaded into a data register. When the stop code is zed data storage area, loading of the data into the data register is inhibited by a read/write lantized data loaded into the data register are converted into an analog sound signal by a lit.						
Data supplied from the esp@cenet database - I2							

BEST AVAILABLE COPY

⑫公開特許公報(A)

平3-222197

❸公開 平成3年(1991)10月1日

⑤Int. Cl. 3 識別記号 庁内整理番号 G 11 C 27/00 CEFZ 7131-5B A 63 F 9/22 8102-2C G 10 K 15/04 3 0 8842-5D G 11 C 5/00 3 0 1 7131 - 5B

審査請求 未請求 請求項の数 4 (全12頁)

②符 願 平2-16473

②出 願 平2(1990)1月26日

⑦発 明 者 中 川 克 也 京都府京都市東山区福稲上高松町60番地 任天堂株式会社 内

母発明者 田中 英樹 京都府京都市東山区福稲上高松町60番地 任天堂株式会社

内

⑪出 願 人 任天堂株式会社 京都府京都市東山区福稲上高松町60番地

明細書

1、発明の名称

ディジタル音源装置、およびそれに用いられる 外部メモリカートリッジ

2、特許請求の範囲

(I) ディジタル的に情報を処理するための中央 処理装置、

前記中央処理装置に接続されるアドレスバス、 前記中央処理装置に接続されるデータパス、

前記アドレスパスならびに前記データパスに接続され、所定のアドレス空間に量子化データを記憶するための量子化データ記憶エリアと、前記中央処理装置からのアクセスに応じて少なくとも量子化データを読出制御するためのプログラムデータを記憶したプログラムデータ記憶エリアとを含む半導体メモリを備え、

前記半導体メモリは、前記量子化データ記憶エリアには一連の音を発生するための複数の量子化データ列として記憶しかつ当該量子化データ列の最後のアドレスに終了コードを記

還しておき、プログラムデータ記憶エリア内の或るアドレスには或るアドレス範囲の量子化データ列の読出開始アドレスを指定するための読出開始アドレスデータを記憶しておき、

さらに、前記データバスに接続され、書込信号が与えられる毎にデータバスから与えられる各量子化データを順次一時記憶するための一時記憶手段、

前記アドレスパスに接続され、前記中央処理装置から前記半導体メモリに与えられるアドレスデータが前記量子化データ記憶エリアを指定するものであることを検出する検出手段、

前記データパスに接続され、前記検出手段の出力がある毎に書込信号を発生して前記一時記憶手段に与えかつ前記終了コードを検出したとき書込信号の発生を停止する書込制御手段、および

前記一時記憶手段に一時記憶されている量子化 データを順次アナログ信号に変換するディジタル /アナログ変換手段を備えた、ディジタル音源装置。

- (2) 前記書込制御手段は、終了コードを検出す る終了コード検出手段を含み、さらに終了コード 検出手段の出力に応答して前記中央処理装置に割 込信号を与えて前記量子化データ記憶エリアをア ドレス指定するのを禁止させる禁止手段を含む、 請求項第1項記載のディジタル音頭装置。
- (3) 前記半導体メモリは、前記中央処理装置に 画像表示のための演算処理を実行させるための画 像処理データをさらに記憶し、

前記中央処理装置は、前記書込制御手段の禁止 手段から割込信号が与えられたことに応答して画 像処理データに基づく画像表示のための演算処理 の実行に切り換える、請求項第2項記載のディジ タル音源装置。

(4) ディジタル的に情報を処理するための中央 処理装置と、中央処理装置にそれぞれ接続される 第1のアドレスバスならびに第1のデータバスに 接続されるコネクタとから構成される情報処理装 置に対して着脱自在な外部メモリカートリッジを

データを量子化データ列として記憶しかつ当該量 子化データ列の最後のアドレスに終了コードを記 憶しておき、プログラムデータ記憶エリア内の或 るアドレスには或るアドレス範囲の量子化データ 列の読出開始アドレスを指定するための読出開始 - 第 4-のアドレスバスならびに第4 のデータバスと、・・アドレスデータを記憶しておき、・・・・・・・

`装着することによってディジタル的に音を発生す

カートリッジであって、

体メモリを備え、

るディジタル音源装置に用いられる、外部メモリ

ための量子化データ記憶エリアと、前記中央処理

装置からのアクセスに応じて少なくとも量子化デ

ータを読出制御するためのプログラムデータを記

憧したプログラムデータ記憶エリアとを含む半導

前記半導体メモリは、前記量子化データ記憶工

リアには一連の音を発生するための複数の量子化

所定のアドレス空間に量子化データを記憶する。

さらに、前記コネクタに著脱自在とされ、コネ クタに差し込まれた際に前記第1のアドレスバス ならびに前記第1のデータバスに接続される複数

の端子部と、各端子部を介して第1のアドレスパ スならびに第1のデータバスを前記半導体メモリ に接続するための第2のアドレスバスならびに第 2のデータバスが形成された基板、

前記基板上に装着されかつ前記第2のデータバ スに接続され、書込信号が与えられる毎に第2の データパスから順次与えられる各量子化データを 順次一時記憶するための一時記憶手段、

前記第2のアドレスパスに接続され、前記中央 処理装置から前記半導体メモリに与えられるアド レスデータが前記量子化データ記憶エリアを指定 するものであることを検出する検出手段、

前記第2のデータバスに接続され、前記検出手 段の出力がある毎に前記一時記憶手段に書込信号 を与えかつ前記終了コードを検出したとき書込信 号の発生を停止する書込制御手段、および

前記一時記憶手段に一時記憶される量子化デー タを順次アナログ信号に変換して、前記基板の端 子部を介してアナログ信号を出力するディジタル **/アナログ変換手段を備えた、ディジタル音源装** 置に用いられる外部メモリカートリッジ。 3、発明の詳細な説明

(産業上の利用分野)

この発明は、ディジタル音源装置およびそれに 用いられる外部メモリカートリッジに関し、特に 例えばテレビゲーム機のように音楽や効果音等の 音に関する量子化データをメモリに記憶しておき その量子化データに基づいて音を出力するための アナログ信号を発生するディジタル音源装置と、 それに用いられる外部メモリカートリッジに関す るものである。

(従来技術)

従来、ディジタル音源装置としては、第6図に 示す回路が知られている。図において、中央処理 装置 (以下「CPU」) 1 には、アドレスパス? およびデータバス3を介して音源となる量子化デ ータを記憶した半導体メモリ「以下「メモリ」と いう)4が接続される。そして、メモリ4に記憶 されている量子化データを読出してディジタル/ アナログ変換することにより、音を出力するため

のアナログ信号を発生する場合は、次のような処理によって行われる。

まず、第1ステップにおいて、CPU1は或る 音を発生するための最初の量子化データを記憶し ている番地のアドレスデータをメモリ4に与える と同時に、読出信号Rをハイレベルとすることに より、最初の量子化データを読出し、これをアキ ュムレータしるにロードする。第2ステップにお いて、CPU1はデータレジスタ6を指定するア ドレスデータを発生してアドレスデコーダに与え た後、書込信号Wを出力するとともに、アキュム レータトaにロードしている量子化データをデー タバス3へ出力する。これに応じて、アドレスデ コーダ 5 は、アドレスデータをデコードすること により、データレジスタ6への書込が指定された ことを検出して書込パルスWPをデータレジスタも に与える。その結果、データレジスタ 6 が量子化 データを読込み、次の書込パルスと量子化データ が与えられるまで当該量子化データを一時記憶す る。データレジスタ6に記憶されている量子化デ

ータは、ディジタル/アナログ(以下「D/A」という)変換回路 7 に与えられ、この D/A 変換回路 7 によってアナログ信号に変換されて、別途接続される増幅回路(図示せず)等へ出力される。このような動作がメモリ 4 の量子化データ記憶エリアの各番地に記憶されている量子化データを続出す毎に行われる。

(発明が解決しようとする課題) ...

従来技術によれば、CPUlが或る1つ番地の 量子化データを読出してアナログ信号に変換②は 一タを読出してアドレス指定の 一タの出力、③データレジスタ6のアドレなり 出信号の出力の各動作を順次実行しなければならず、音を発生するための理時間がくまれる。そのため、CPUlの見出場加を招けなる。そのためのがラムステッかり、よるので、プログラム開発に時間がかかり、メモリ容量の増大を招く。

特に、ディジタル音源装置がテレビゲーム機等 のように画像表示又は画像処理と音の発生を伴う

それゆえに、この発明の主たる目的は、中央処理装置の負担を軽減でき、少ないステップ数で音の発生のための処理が可能な、ディジタル音源装置を提供することである。

この発明の他の目的は、中央処理装置に著脱自在な外部メモリカートリッジの構成を変更することにより、既存または発売済の情報処理装置の構成を変更することなく、中央処理装置の負担を経過でき、少ないステップ数で音の発生のための処理が可能な、ディジタル音源装置に用いられる外

部メモリカートリッジを提供することである。 (課題を解決するための構成)

この発明のディジタル音源装置は、ディジタル 的に情報を処理するための中央処理装置と、中央 処理装置に接続されるアドレスパスならびにデータ がスと、アドレスパスならびにデータバスに接続される半導体メモリと、データパスに接続される と、アドレスパスならがにデータバスに接続される は手段なら後出手段と、ディジタル/ア ナログ変換手段とを備える。

一方、ディジタル音源装置に用いられる外部メモリカートリッジは、ディジタル的に情報を処理するための中央処理装置と、中央処理装置にそれぞれ接続される第1のアドレスパスおよび第1のデータパスと、第1のアドレスパスおよび第1のデータバスに接続されるコネクタとから構成され

を介して第1のアドレスバスならびに第1のデー タバスを半導体メモリに接続するための第2のア ドレスパスならびに第2のデータパスが形成され る。一時記憶手段は、基板上に装着されかつ第2 のデータバスに接続され、書込信号が与えられる 毎に第2のデータパスから順次与えられる各量子 化データを順次一時記憶するものである。検出手 段は、第2のアドレスバスに接続され、中央処理 装置から半導体メモリに与えられるアドレステー タが量子化データ記憶エリアを指定するものであ ることを検出するものである。書込制御手段は、 第2のデータバスに接続され、検出手段の出力が ある毎に一時記憶手段に書込信号を与えかつ終了 コードを検出したとき書込信号の発生を停止する ものである。ディジタル/アナログ変換手段は、 一時記憶手段に一時記憶される量子化データを順 次アナログ信号に変換して、基板の端子部を介し てアナログ信号を出力するものである。

(発明の効果)

この発明のディジタル音源装置によれば、安価

る情報処理装置に対して着脱自在に構成され、半導体メモリと、基板と、一時記憶手段と、検出手段と、書込制御手段と、ディジタル/アナログ変換手段とを備える。

そして、半導体メモリは、所定のアドレス空間 に量子化データを記憶するための量子化データ記 **愷エリアと、中央処理装置からのアクセスに応じ** て少なくとも量子化データを読出制御するための プログラムデータを記憶したプログラムデータ記 憶エリアとを含む。量子化データ記憶エリアには、 一連の音を発生するための複数の量子化データが 量子化データ列として記憶され、かつ当該量子化 データ列の最後のアドレスに終了コードが記憶さ れる。プログラムデータ記憶エリア内の或るアド レスには、或るアドレス範囲の量子化データ列の 読出開始アドレスを指定するための読出開始アド レスデータが記憶される。 基板は、情報処理装置 側のコネクタに著脱自在とされ、コネクタに差込 まれた際に第1のアドレスパスならびに第1のデ ータバスに接続される複数の端子部と、各端子部

にして中央処理装置の負担を軽減でき、少ないステップ数でディジタル的に音を発生するための処理を実現できる。

この発明のディジタル音源装置に用いる名の発明のディジタル音源装置に用いまたは発売いたようによるできる。 要要を選問の負担を変更するのないのできる。 またの情報処理装置の構成を変更しないので、 また版理との互換性を保つことができる。

(実施例)

第1図はこの発明のディジタル音源装置の一実施例のブロック図である。特に、第1図は音源システムの原理を示す。

図において、CPU11には、アドレスパス12およびデータパス13を介して半導体メモリ14が接続される。メモリ14は、例えば第2図のCPUから見たメモリマップの3000H(但し、最後の桁のHは16進表示を表す)~FFFFHのメモリ空間で示すように、プコグラムデータ記憶エリア143と、

量子化データ記憶エリア14bとを含む。量子化データ記憶エリア14bには、一連の音を発生するための複数の量子化データ(X1~Xn-1、Y1~Ym-1・・・・・・)が量子化データ列(X、Y・・・)として記憶され、当該量子化データ列(X、Y・・・)の最後のアドレスには終了(ストップ)コードが記憶される。ここで、量子化データとしては、楽器で演奏した音楽や人の声を量子化してパルス符号変調(PCM)したものに限らず、キーボード等の入力装置でプログラム的手法によって作成したものでもよい。

このように量子化データを記憶させることに って、複数の量子化データ列がまとりのの最初の データとなり、所望の量子化データ列の最初の アドレス(すなわち読出開始アドレス競出 はストップコードを検出するまで連続的に セデータを順次 読出せばよい。 その目的で、プログラムデータ記憶エリア 14 a には、所望の量子化データ列に対応する音を発生すべきレスに 担当する或るアドレスに、 子化データ列(X又は Y等)の読出開始アドレス を指定するための銃出開始アドレスデータが予め 記憶されている。また、ストップコードとしては、 例えば無音を示すオールビット零のコードが用い られる。

読出・書込制御回路20は、アドレスデコーダ15

から量子化データ記憶エリア14bの範囲を示す検出信号が与えられる毎に書込パルス(WP)をデータし フタ 16に与え、そのときデータレジスタ 16に与えられる量子化データをデータレジスタ 16な 一 タをデータビットを検出したとき書込パルスWPの発生を停止して、デーロンスタ 16への書込を禁止するもの第3 図を禁止する。

データレジスタ16には、ディジタル/アナログ (以下「D/A」と略称する)変換回路17が接続 される。D/A変換回路17は、データレジスタ16 の記憶内容(量子化データ)をD/A変換し、ア 付信号を出力するものである。このアナログ 信号を出力するも量子化データ列分だける は一方が1つのまとまった量力されることになる場合である。これでは、別途接続される増展に対して、 で図示せず)に対して、 で図示せず)に えられ、音として出力される。

なお、制御レジスタ18は、本願のように自動的

に量子化データをデータレジスタ16へ書込む第1 モード(エネーブル:E)と従来のようにCPU 11が毎回書込アドレスを指定することにより書込 む第2モード(ディスエーブル:D)を切換える ためのデータ(DOの1ピット)を一時記憶するの に用いられる。しかし、そのようなモード切換え を必要としない用途には不要である。

なお、アドレスデコータ 15、データレジスタ 16、 D / A 変換器 17、制御レジスタ 18及び読出・書込 制御回路 20は、生産効率の向上及び組立容易化の ため、ワンチップ集積回路 (IC) で構成しても 良いことは勿論である。

第3図は読出・書込制御回路と関連回路の詳細図である。読出・書込制御回路20は、セレクタ21、22と停止コード検出回路23と割込信号(IRQ)発生回路24とから構成される。この停止コード検出回路23は、停止(ストップ)コードとして無音を示すオールピット零のコードが用いられる場合、オールピット零を検出可能なデコーダで構成される。割込信号発生回路24は例えばDーFFで構成

される。

次に、第1図~第3図を参照して、第1図及び第3図の実施例動作を説明する。通常、CPUIIはメモリ14のプログラムデータ記憶エリア14aに予め設定記憶されているプログラムに基づいて音発生以外の動作を実行しているが、ディジタル音を発生する場合は以下の動作が行われる。

その後、ある量子化データ列(例えばX)の音

を発生させるために、CPU11は出力するアドレスを指定でアドレスを指定図示せると、CPU21は出力するアドレスを指定図示せると、CPU21は出力するアドレスカウンタ(図示せると、TPU21は2000円で、プリセッとは、TPU21は10のでは、8000円で、プリセッとは、アドリカスので、8000円で、プリングを出して、アドリカスのでは、8000円で、プリングを出して、アドリカスので、第000円で、アロックのでは、アロックのでは、アロックのでは、アロックのでは、アロックのでは、アロックを表示した。こので、アロックを表示と、アロックを表示がある。なり、アロックを表示がある。なり、アロックを表示がある。なり、アロックを表示がある。で、アロックを表示がある。で、アロックを表示がある。で、アロックを表示がある。で、アロックを表示ので、アロックを表示がある。で、アロックを表示がある。で、アロックに与える。

一方、メモリ14は、量子化データ列Xの先頭アドレスの指定に応じて、量子化データX1を読出し、データバス13を介してセレクタ21のB入力端子に与える。このとき、セレクタ21にはストップコード検出回路23からストップコード検出出力(ハイ

レベル)が与えられていないので、セレクタ21は B入力端子からの量子化データX1を選択してデータレジスタ16に与える。従って、データレジスタ16は、量子化データX1をロード(一時記憶)する。この量子化データX1が D / A 変換器 17で D / A 変換されてアナログ信号として出力される。

続いて、CPU11は、アドレスカウンタ(図示せず)を歩進さて次の量子化データ X2を指定するためのアドレスデータを発生し、アドレスデータを発生し、アリンスデータを発生し、アコーダ 15は、を後出力する。ではエリック SCKに同期して 1 パルスを出力が指定はなり、アクタ21をおいて、外部メストライとに、データ X2が読出され、データがストライとに、データ X2が記れ、データ X2が記れ、データ X2を介して クタ21の B 入力となる。 そのため、アクタ16は量子化データ X2をロードする。

以後、同様にして、CPUIIが量子化データ列

そして、CPU11が量子化データ列Xの最後のアドレス(ADn+1)を指定すると、メモリ14からストップコードが読出される。このストップコードがデータバス13を介してセレクタ21および停止コード検出回路23に与えられる。このとき、上述の動作と同様にして、アドレスデコーダ15が1パルスを発生しかつセレクタ22が書込パルスWPを出力

するので、データレジスタ16はストードでで、アコードでで、アータレジスタ16はストードでで、アコードでで、アコードでで、アコードでで、アコードでで、アコードでで、アコードでで、アーコードでで、アータには、セレクタ21は以下で、アータをデーをで、アータンスタ16にロードでで、アータレジスタ16にロードででで、アータレジスタ16にロードででで、アータレジスタ16にロードででで、アータレジスタ16にロードででで、アータレジスタ16にロードででで、アータレジスタ16にロードででで、アータレジスタ16にロードででで、アータレジスタ16にロードででで、アータレジスタ16にロードででは、アータレジスタ16にロードででは、アータレジスタ16にロードででは、アータンので、大きには、アードでは、アータンのでは、アータンので、大きなアータンのでは、アードでは、アーダーを出りには、アードでは、アーダーを出りには、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、

これと同時に、割込信号発生回路24は、停止コード検出回路23からハイレベルがありかつセレクタ22からクロックパルスが与えられていることに応じて割込信号(IRQ)を発生し、停止コード検出回路23がホールビット等以外のデータを検出してその出力をローレベルとするまで持続する。

一方、CPUIIは、プログラム処理に基づいて割込信号の有無を検出すべきタイミングで割込信

号の読込みを指定するアドレス(例えば5010H-R)を発生する。これに応じて、アドレスデコーダ15が割込信号の読込みを示す信号を発生してゲート回路25を開成させるので、ゲート回路25はIRQ 信号をデータバス13へ出力する。なお、第1図実施例に示すように、データバス13を介さずにIRQ 信号をCPU11に直接与える場合は、ゲート回路25が不要となる。

また、量子化データ列Yの量子化データYI〜Yaに基づいて音を発生する場合は、CPU11が先頭アドレス(An+1)を指定した後、順次アドレスをAn+2〜Anまで歩進することにより、同様の動作が行われる。但し、CPU11が1ステップで各量子化データをデータレジスタ16へ書込むモードの設定は、一旦設定するとモード変更する必要のない限り、不要となる。

ところで、第3図の実施列は、第6図に示す従来方式による音の発生も可能なように、CPUllが1ステップで各量子化データをデータレジスタ16へ書込む第1モードと、第6図に示す従来技術

と同様に2ステップで各量子化データをデータレジスタ16へ書込むモード (第2モード) を切換え可能に構成されている。そこで、次に2ステップで書込む第2モードの動作を説明する。

そして、2ステップで各量子化データをデータ レジスタ16へ書込む第2モードを使用する場合は、 プコグラムデータ記憶エリア14aには量子化デー タの読出アドレスデータとデータレジスタ16に審込みを指定する書込アドレスデータが2ステップでプログラム設定され、量子化データ記憶エリア14bの各量子化データ列の最後にはストップコードがプログラム設定されているそして、CPU11は、第1ステップにおいて、或る1つの量子化データの読出アドレスデータの記憶されているアドレスを指定することにより、当該アドレスから量子化データを読込んで、アキュムレータ(図示せず)にロードする。

その後、CPU11は、第2ステップにおいて、データレジスタ16への審込を指定するアドレスデータ(5011H-W)を出力する。これがアドレスデコータ15によって検出され、アドレスデコータ15がデコード出力をセレクタ22はA入力信号がある毎に書込パルスWPを発生してデータレジスタ16に与える。そのため、メモリ14から量子化データが読むれ、データバス13を介してセレクタ21に与えられる。セレクタ21はB入力端子に与えられる

化データを選択して、データレジスタ16に与える ため、データレジスタ16はこの量子化データをロ ードする。

上述のような2ステップで量子化データをデータレジスタ16へ書込む動作が各量子化データ毎に実行される。なお、D/A変換回路17の動作は1ステップで書込を行う第1モードと同様であるので省略する。

なお、プログラムの設計上、従来技術と同様の第2モードを全く必要としない用途に適用する場合は、制御レジスタ18によるモード切換回路とモード切換えのためのプログラムデータの設定が不要となる。

次に、本願の特徴となる1ステップで量子化データを書込む第1モードが従来の2ステップで量子化データを書込む第2モードよりもCPU11の 負担を経滅できる理由を説明する。

第4A図および第4B図は第1図実施例(すなわち第1モード)と第6図の従来技術(第2モード)を比較するためのプログラムの図解図と書込

動作のタイムチャートを示す図であり、特に第4 A図はプログラムの図解図、第4B図は動作タイ ムチャートを示す。

第4A図において、1つの音が5つの量子化デ

ータで表現される場合を考えれば、本願実施例では量子化データX1~X5がオペランドとしてドレスAD1~AD5に願放のアドレスAD6に記憶される。(STPC)がその直後のアドは、量子化データX1~X5とデータの多数を指定するのでは、を指定する場合を示している。ここでで、「RDA」はデータの説出の合うを示し、「なお、」はデータのは、データへのロード命令を示している。では、データへのは、データへのは、する場合を示している。

が行われている。これに対して、従来技術では、 奇数ステップ期間の前半で読出アドレス指定が行 われかつ後半でアキュムレータにロードされてい る量子化データの書込が行われ、偶数ステップ期 間の前半で書込アドレス指定が行われかつ後半で アキュムレータにロードされている量子化データ を読出すと同時にデータレジスタ 6 への書込が行 われる。

 極めて有効となる。そこで、以下には本願発明を テレビゲーム機に適用した場合について説明する。

第5図はこの発明の他の実施例のブロック図であり、特にテレビゲーム機に適用した場合のテレビゲーム機本体30とこの実施例の特徴となる外部メモリカートリッジ40のブロック図を示す。

図において、テレビゲーム機本体30はCPU11'を含み、CPU11'はアナログ音源回路11aを含む。アナログ音源回路11aは、例えば2種類の方形波と三角波と正弦波の4種類のサウンドジェネレータを含む。アナログ音源回路11aの出力は、第1アナログ信号として出力され、エッジコネクタ31を介して後述の外部メモリカートリッジ40へ導かれる。

一方、CPU11'には、第1のアドレスバス12 および第1のデータバス13を介してエッジコネク タ41が接続される。エッジコネクタ31には、画像 用アドレスバス32およびデータバス33を介して画 像処理装置(以下「PPU」と略称する)34が接 続される。このPPU34は、CPU11'の制御の 下で、後述のキャラクタメモリ46から与えられるキャラクタデータに基づいて走査形ディスプレイの走査に同期したドッドデータを発生し、映像信号として出力するものであり、例えば特開昭59-11814号(対応USP.4824106)の技術が用いられる。

よびデータバス45には、キャラクタメモリ46が接続される。

メモリ14' はプログラムデータ記憶エリア14a' と量子化データ記憶エリア14bを含む。量子化デ ータ記憶エリア14bには、第1図実施例と同様に ディジタル音源として用いるための量子化データ が記憶される。プログラムデータ記憶エリア14a* には、PPU46を制御して画像表示するためのプ ログラムデータに加えて、アナログ音源回路lla でアナログ的に音を発生するためのデータが記憶 される。例えば、サウンドジェネレータのどの種 類の単一又は組合せのサウンドジェネレータを選 ぶかを指定するためのサウンド種類データや、音 程又は音色を指定するための周波数や波形等のデ ータ等が記憶される。これらのアナログ音源用デ ータは単独で記憶するのみならず、量子化データ と同期して出力できるようにプログラム設定して おけば、アナログ音源とディジタル音源の2系統 の音を合成して発生することが可能となり、変化 に喜んだ音を発生でき、効果音としても有効とな

る。また、プログラムデータ記憶エリア14a'には、 IRQ信号があったときに元の画像表示のための 動作に復帰するためのプログラムデータも設定記 憶される。

そして、A/D変換回路17の出力である第2ア ナログ信号を、音源回路 lla 出力の第1アナロ グ信号と合成して出力するために、A/D変換回 路17の出力端からの導電パターンが抵抗47aを介 して基板41のエッジ部分の端子48aまで延びるよ うに形成される。また、端子48aには、アナログ 音源回路11a からの第1アナログ信号の出力ライ ンに対応する位置の端子48b および抵抗47b を介 して形成された導電パターンが接続される。これ によって、第1アナログ信号と第2アナログ信号 とが基板41上で合成された後、エッジコネクタ31 を介してテレビゲーム機30から導出されることに なる。なお、この実施例のアドレスデコーダ15. データレジスタ16、A/D変換回路17、制御レジ スタ18および読出・書込制御回路20の動作は、第 1. 図実施例と同様のため、その説明を省略する。

4、図面の簡単な説明

第1図はこの発明の一実施例のディジタル音源 装置のブロック図である。

第2図はCPUのメモリ空間を図解的に示したメモリマップである。

第3図は読出・書込制御回路と関連回路の詳細 図である。

「第4A図および第4B図は第1図実施例(第1モード)と第6図の従来例(第2モード)を比較するためのプログラムの図解図と書込動作のタイムチャートを示す図であり、特に第4A図はプロ


グラム図解図、第4B図は動作タイムチャートを 示す。


第5図はこの発明の他の実施例のブロック図で あり、特にテレビゲーム機に適用した場合のテレ ピゲーム機本体30とこの発明の特徴となる外部メ モリカートリッジ40のブロック図を示す。


図において、11及び11'はCPU(情報処理装 置)、14及び14'は半導体メモリ、14a はプログ ラムデータ記憶エリア、14b は量子化データ記憶 エリア、15はアドレスデコーダ(検出手段)、16 はデータレジスタ(一時記憶手段)、17はD/A 変換回路、18は制御レジスタ、20は読出・書込制 御回路(書込手段)、30はテレビゲーム機本体、 40は外部メモリカートリッジを示す。

特許出願人... 任天堂株式会社












第 4 A 図

アドレス	命令	本題 オペランド	サイクル	命令	従来技術 オペランド	サイクル
AD 1 AD 23 AD 3 AD 5 AD 7 AD 3 AD 3 AD 3 AD 3	LDA LDA LDA LDA LDA LDA	X1 X2 X3 X4 X5 STPC ————————————————————————————————————	4 4 4 4	LDA STA LDA STA LDA STA LDA STA	X1 R-AD X2 R-AD X3 R-AD X4 R-AD X5 R-AD	4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4







統 補 正 書 (方式)

平或2 4 9日

特許庁長官殺

1. 事件の表示

平成 2年特許顯 第16473号

2 発明の名称

ディジタル音源装置、およびそれに用いられる外部メモリ

カートリッジ 3. 補正をする者

事件との関係 特許出願人

京都市東山区福福四雪山東 0 香地 住所 〒605

名称

代表者

TEL

075 (541) 6111 (内330)

4.補正命令の日付 平成2年4月24日

5. 補正の対象

明細書の図面の簡単な説明の欄



- 6. 補正の内容
 - (1) 明細書第35頁第6行を下記の文章に訂正する。

モリカートリッジ40のブロック図を示す。

第6図は従来のディジタル音原装置の一例の回路図を示す。

以上

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.